晶圆老化测试：关键检测项目概述

晶圆老化测试（Wafer Burn-In, WBI），也称为晶圆级老化（Wafer Level Burn-In, WLBI），是半导体制造中一项关键的可靠性筛选工艺。其核心目的在于，在晶圆切割和封装成单个芯片之前，通过施加加速应力条件，提前暴露并剔除那些具有潜在早期失效风险的器件。该测试主要聚焦于以下几类检测项目：

核心检测项目

1. 电气参数稳定性与漂移：

   • 关键参数监测： 在老化应力施加期间及之后，持续或定时监测晶体管和电路的关键直流（DC）参数和交流（AC）参数。
   • 主要关注点： 阈值电压（Vth）、关断态漏电流（Ioff, Ileakage）、饱和电流（Idsat）、导通电阻（Ron）、传输延迟（Propagation Delay）、各类工作电流（静态电流 I_ddq、动态电流 Idd）等。
   • 检测目标： 识别超出规格限的参数漂移或失效。例如，由负偏置温度不稳定性（NBTI）或热载流子注入（HCI）效应引起的Vth漂移过大，或者由栅氧缺陷导致的漏电流异常增大。

2. 功能性测试：

   • 向量测试： 在老化应力条件下，向电路施加预定义的测试向量序列（Test Patterns）。
   • 主要关注点： 验证芯片的逻辑功能是否在老化过程中及之后依然正确。这包括执行全面的功能测试、存储器测试（如SRAM, DRAM单元）、模拟/混合信号模块测试等。
   • 检测目标： 捕捉老化应力诱发的功能失效，如逻辑错误、存储器单元失效（位翻转、读写故障）、时钟或复位信号异常、接口通信错误等。

3. 结构性测试：

   • 扫描链测试（Scan Test）： 利用芯片内部设计的扫描链结构，在老化前后执行测试。
   • 内置自测试（BIST）： 运行存储器BIST（MBIST）、逻辑BIST（LBIST）等在老化过程中或老化后。
   • 主要关注点： 检测由老化应力加剧或引发的制造缺陷（如金属互连开/短路、接触问题、栅氧薄弱点）导致的固定型故障（Stuck-at）、跳变故障（Transition）、路径延迟故障（Path Delay）等结构性问题。
   • 检测目标： 识别因老化而显现或恶化的结构性缺陷，确保内部互连和单元结构的可靠性。

测试的核心要素（服务于检测）

• 加速应力条件：
  • 高温（Elevated Temperature）： 通常在125°C 至 150°C 甚至更高范围，远高于正常操作温度，加速电化学反应和缺陷发展。
  • 过电应力（Electrical Overstress - EOS）： 施加高于额定工作电压（V_dd）的电压（如1.1x - 1.3x V_dd），增加电场强度，加速与电场相关的失效机制（如TDDB）。
  • 动态信号激励： 在功能测试或结构测试期间施加高频时钟信号和开关活动，增加电路动态功耗和内部节点的切换频率，加速与动态应力相关的失效（如HCI、电迁移）。
• 测试执行方式：
  • 并行测试： 利用探针卡上的众多探针，同时对晶圆上的多个芯片（Die）施加应力并执行测试，提高效率。
  • 周期性监测（PMON - Periodic Monitoring）： 在老化过程中，定期暂停应力，执行较快速的参数测量或功能检查。
  • 老化前/后测试对比： 在施加老化应力之前（Pre-BI）和之后（Post-BI）执行全面的晶圆验收测试（WAT）和/或晶圆最终测试（WFT），比较关键参数和功能测试结果，识别在老化过程中退化或失效的器件。
• 失效分析与剔除：
  • 失效定位： 对于老化测试中失效的芯片，会记录其位置和失效模式（参数失效、功能失效、结构失效）。
  • 物理失效分析（PFA）： 对于特定失效样品，可能进行进一步的分析（如聚焦离子束显微镜FIB，扫描电镜SEM，透射电镜TEM）以确定根本失效机理。
  • 晶圆图标记（Wafer Mapping）： 失效芯片的位置会被清晰地标注在晶圆图上，以便在后续的切割（Dicing）和封装（Packaging）工序中将这些潜在的早期失效体剔除。

总结

晶圆老化测试的核心在于通过施加高温和过电（电压/动态）应力，在晶圆级主动激发潜在的可靠性缺陷。其检测项目紧密围绕电气参数稳定性、功能正确性以及结构完整性这三大方面。通过在严苛环境下监测参数漂移、执行功能向量测试和结构性扫描/BIST测试，该工艺能有效识别出那些可能在使用寿命早期发生故障的器件，从而显著提升最终交付产品的固有可靠性和质量水平，是确保集成电路满足严格寿命要求的关键环节。